概述:
  由于CRT投影电视的3只显象管在几何位置上是分开的，而且3种颜色的波长不同，因此，一幅图像上的各个像素是以不同角度、不同光程到达投影屏幕的，为了保证大屏幕投影之后，屏幕上各点的聚焦重合度，在投影电视中要求偏转线圈产生的磁场能达到校正图像失真的目的；另外由于偏转线圈使用的材料不能做到绝对均匀，互相垂直的行场偏转线圈间还会存在串扰等。这些因素都造成了画面的失真，而且不同颜色及屏幕上不同位置的失真又都各不相同。因此，在CRT投影电视中要求有专门的失真调整系统，称之为会聚系统。由会聚系统产生的会聚校正电压信号变换为电流信号加到投影管的会聚线圈（Convergence Yoke）上，使得画面的失真得到校正。
在模拟会聚电路中，会聚校正电路是由上百只电阻构成的电阻矩阵，通过调整近60只可变电阻获得16种畸变波混合的校正会聚信号的。这种机械调整方式不仅费时费力，会聚效果不尽人意，而且那么多只半可变电阻器只要一只接触不良，就会使会聚失调，诱发各种非线性失真
  数字会聚是指使用专门的会聚算法，采有数字信号处理的方式，通过将屏幕上有限个特征点调整到指定位置达到对全屏进行会聚校正的目的，这种调整方式具有调整点少，调整速度快，调整精度高等突出优点。数字会聚较正调整不需要给调整人员建立任何失真概念，有利于实现全自动会聚调整.图1为一个棋盘格图形校正前后的示意图。如前所述，数字会聚是通过对屏幕上有限个特征点调整达到对全屏进行会聚校正的目的，这些特点被称为校正点。校正点就设置在棋盘格的交叉点上，棋盘格由OSD发生器生成。为了保证有一个点位于屏幕的中心，一般情况下，水平方向和垂直方向都选取奇数个校正点。实际调整时，只需要将有限个校正点调整到投影屏上指定的物理位置即可。
  由于数字会聚是通过对有限个特征点的调整完成对整个屏幕的会聚调整，因此，数据内插是必然的。数字会聚的数据内插又包括在一条扫描线之内的数据内插、在一帧（场）之内的扫描线之间的数据内插以及D/A数据的转换位数内插等。具体的内插算法一般由CUP（会聚处理器）内部的DSP（数字信号处理器）来实现。
硬件实现原理
    图2是实现数字会聚的一般原理框图。会聚系统要对三种颜色的失真分别进行校正，每种颜色又具有水平、垂直两个偏转方向，因此，其需要发生6路校正信号，它们分别是红色垂直（RV）、红色水平（RH）、绿色垂直（GV）、绿色水平（GH）、蓝色垂直（BV）、蓝色水平（BH）校正信号。会聚系统产生的校正波形是与输入的视频信号完全同步的，投影屏幕上所对应的电视画面的各个像素位置均要求有自己独立的校正信号幅度，而且，对应于不同的电视制式，要求有与该制式对应的校正波形。因此，由视频信号分离出的行、场同步信号（HS，VS）要引入会聚系统中做为锁相、时序分配及OSD发生器的基本信号，其中行同步信号还做为锁相环的参考信号。遥控器通过CPU可以将调整光标移动到屏幕上的任一校正点上，校正数据经D/A转换后，再经过低通滤波器后输出，最后经电流驱动加到CY线圈上。
TCL会聚电路结构组成
主要芯片:
单芯片数字会聚处理器：CM0021AF（N1）
会聚控制CPU：AT89C52（N2）
6通道16位DA转换器：CD0031AM（N4）
双运算放大器：uPD4570（N5~N11、N13）
3.3V四端稳压器：PQ3RD23（N12）
会聚校正功率放大器：STK392-570（IC3108、IC3109）
64K位EEPROM存储器：M24C64（N3）
单片数字会聚处理器芯片
  N1是整个会聚电路的核心。它采用先锋公司专为投影产品开发的第二代全数字处理会聚校正控制集成电路CM0021AF。其内部方框图如图4所示。
  该芯片采用100脚塑料QFP封装结构，内置粗调及细调会聚校正所使用的各种波形发生器、动态聚焦及锯齿波发生D/A转换器、数字信号处理器、I2C总线接口、水平/垂直控制电路、PWM波形及时钟控制电路等。该芯片具有调整精度高（16位）、调整速度快、可自动调整、支持多种扫描格式（行频范围：15.5KHz~48KHz）等。
CM0021AF外部引脚接口功能
◆EEPROM接口
◆微处理器接口
◆控制信号
◆同步信号
◆PLL锁相环路
◆会聚校正输出
◆动态聚焦校正输出
◆测试图发生器
◆PWM和时钟输出
◆供电脚
◆测试脚
EEPROM接口
  通过使用SCLM（7脚）、SDAM（6脚）、XWC（5脚）端口，可以在外部连接一个I2C接口的串行EEPROM存储器。SCLM、SDAM、及XWC脚分别连接外部EEPROM的SCL时钟、SDA数据及WP写保护脚。XACKM（9脚）、XBUSY（10脚）端口指示EEPROM接口的通信状态。设置端口XSTOP（8脚）为低电平可使EEPROM接口通信停止，设置XI2RES端口（11脚）为低电平，可使EEPROM接口发送“RESET”命令给外部EEPROM。

微处理器接口
 通过使用SCLS（19脚）、SDAS（18脚）端口，可以在外部连接一个微处理器。端口E0（35脚）、E1（38脚）和E2（49脚）用来设置N1与外部微处理器通过I2C从机接口通信时的器件地址。
控制信号
   XRESET（14脚）为内部复位端口，当为低电平时，可使内部模式控制寄存器恢复位初始的默认值。XRAMCLR（13脚）为内部会聚校正数据RAM清除端口，当为低电平时，内部RAM数据将清为“0”。XMUTE（12脚）为中点输出控制脚，当为低电平时，会聚校正及动态聚焦波形输出的电压约为“0”伏。XOFDET（17脚）为内部会聚数据溢出指示输出，低电平表示溢出发生。

同步信号
  端口HBLKIN（37脚）和VBLKIN（30脚）为水平消隐和垂直消隐脉冲输入端，内部的PLL电路使用这两个基本脉冲信号产生内部操作需要的系统时钟信号。ODEVSEL（31脚）、ODEVIN（33脚）和ODEVOUT（32脚）为奇偶场检测控制脚。
PLL锁相环路
  内部由压控振荡器（VCO）、可编程分频器和相位比较器组成。PDOUT（48脚）为相位比较误差输出端，外接环路低通滤波器把相位误差脉冲信号平滑后变为直流电压，从振荡频率控制输入端VCOIN（47脚）输入，控制压控振荡器的振荡频率。VCOSEL（42脚）端口选择压控振荡器的频率范围。EXCKSEL（42脚）为内部或外部压控振荡器工作方式选择控制端，当该脚为高电平时选择外部压控振荡器工作模式。此时，外部VCO产生的时钟信号从EXCKIN（41脚）端口输入，DIVOUT（50脚）为内部可编程分频器输出端口，用以控制外部的相位比较器。
会聚校正输出
  端口WCLK1（62脚）、WCLK2（63脚）、BCLK（61脚）、RVOUT1（64脚）、GVOUT1（67脚）、BVOUT1（68脚）、RHOUT1（69脚）、GHOUT1（70脚）、BHOUT1（71脚）、RVOUT2（72脚）、GVOUT2（73脚）、BVOUT2（74脚）、RHOUT2（75脚）、GHOUT2（76